Triplate striplines used in a high-frequency circuit and a shielded-loop magnetic field detector

Patent Number:

□ US6396264

Publication date:

2002-05-28

Inventor(s):

MASUDA NORIO (JP); TAMAKI NAOYA (JP)

Applicant(s): NIPPON ELECTRIC CO (JP)

Requested Patent:

¬ JP2001102817

Application Number: US20000665676 20000920

Priority Number(s): JP19990276872 19990929

IPC Classification: G01R33/02

EC Classification:

H01P3/08, H05K1/02C2B2

Equivalents:

Abstract

A triplate stripline on a multilayer circuit board includes an inner conductor sandwiched between two ground patterns having a finite pattern width that is 10 times the pattern width of said inner conductor or less. The two ground patterns are short-circuited on opposite transverse ends thereof by a plurality of vias disposed in a longitudinal direction which is a signal transmitting direction of the stripline. An adjacent stripline is of the same structure as the triplate stripline. Each of the striplines has a cross-sectional shape in which one inner conductor is surrounded by the two ground patterns and the vias on the opposite sides. The inner conductor is thus prevented from suffering ambient electromagnetic noise and electromagnetic interference such as crosstalk or the like

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-102817 (P2001-102817A)

(43)公開日 平成13年4月13日(2001.4.13)

(51) Int.Cl. ⁷	Ĕ	識別記号	FΙ		5	;7]ド(参考)
H01P	3/08		H01P	3/08		2G017
G01R	29/08		G01R	29/08	F	5 J O 1 4
	33/02			33/02	В	

審査請求 有 請求項の数9 OL (全 11 頁)


(21)出願番号	特願平11-276872	(71)出願人 000004237 日本電気株式会社
(22)出願日	平成11年9月29日(1999.9.29)	東京都港区芝五丁目7番1号
(O) May D	, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者 玉置 尚哉 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(72)発明者 増田 則夫 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(74)代理人 100105511 弁理士 鈴木 康夫 (外1名)
		Fターム(参考) 20017 AA01 AC01 AC03 AD04 5J014 CA08 CA23 CA43 CA54

(54) 【発明の名称】 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器

(57)【要約】

【課題】 ストリップ線路のシールド性能を強化して周囲電磁ノイズの影響やクロストーク等の電磁的な干渉を抑制する。

【解決手段】 多層回路基板に形成されたトリプレートのストリップ線路103において、内導体101を挟むこつのグランド102のパターン幅を内導体のパターン幅の10倍以下程度の有限の幅とし、またグランド102の幅方向の両端において二つのグランドをヴィア107を介して短絡し、そのヴィアをストリップ線路の伝送方向となる長手方向に複数設ける。隣接するストリップ線路104も同様の構成とする。従って各ストリップ線路の断面は、一つの内導体が、それを挟む二つのグランドと両側のヴィアで囲まれた形状となるので、周囲電磁ノイズの影響やクロストーク等の電磁的な干渉が抑制される。



10

【特許請求の範囲】

【請求項1】 多層回路基板に形成されたトリプレート のストリップ線路を含む高周波回路において、

前記ストリップ線路は、前記多層回路基板の露出していない一つの層に形成された内導体と、前記内導体に沿い、そのパターン幅が前記内導体のパターン幅よりも広い有限の幅を有して前記内導体を挟む二つのグランドと、前記ストリップ線路の伝送方向となる長手方向において設けられるとともに、前記グランドの幅方向の両において前記二つのグランドを短絡する複数のヴィアを含む断面において、前記ヴァアを含む断面において、前記ヴァンドの両のに設けられた前記ヴィアで囲まれた構成となっていることを特徴とする高周波回路。

【請求項2】 前記グランドのパターン幅は、前記内導体のパターン幅の10倍以下程度の有限の幅であることを特徴とする請求項1記載の高周波回路。

【請求項3】 前記多層回路基板の最上層に、その先端部から露出している中心導体を、前記多層回路基板の最上層に形成され、前記ストリップ線路の内導体に電気的に接続されているヴィアのスルーホールに挿入して半田付け等によって電気的に接続するとともに、その先端付近に露出している外導体を、前記ストリップ線路のグランドと電気的に接続されているパッド等の金属パターンに半田付け等によって電気的に接続した同軸線路を備えていることを特徴とする請求項1または2記載の高周波回路。

【請求項4】 前記多層回路基板の最上層に設けたグランドパターンおよび前記露出している同軸線路の中心導体をシールドする金属筐体を、前記ストリップ線路のグランド及び同軸線路の外導体に密着して半田付け等により電気的に接続し、かつ前記金属筐体を多層基板の両面からボルトとナットで固定したことを特徴とする請求項3記載の高周波回路。

【請求項5】 多層回路基板の露出していない一つの層に形成された内導体と該内導体の上下に絶縁体を挟んで形成された二つのグランドとからなるトリプレートのストリップ線路によって構成されたリード部と、その先端部に空隙を有するループ開口部が形成された前記グランドおよび、前記ループ開口部の第1の半周部と前記記がままび、前記ループ開口部の第2の半周部にでででいる前記グランドの端部と電気的に接続される前記内ではる前記グランドの端部と電気的に接続される前記内ではる前記グランドの端部と電気的に接続される前記内でなり、前記ループ開口部を負さる破界によって生じた出力をストリップ線路モードではいて、

前記リード部のストリップ線路が、請求項1または2記 載のストリップ線路によって構成されていることを特徴 とするシールディドループ型磁界検出器。 【請求項6】 前記ループ部における前記二つのグランドの幅方向の両端をヴィアで短絡し、そのヴィアをグランドの周縁に沿って複数設けたことを特徴とする請求項5記載のシールディドループ型磁界検出器。

2

【請求項7】 多層回路基板の露出していない一つの層に形成された内導体と該内導体の上下に絶縁体を挟んで形成された二つのグランドとからなるトリプレートのストリップ線路によって構成されたリード部と、その先端部に空隙を有するループ開口部の第1の半周部を横切って設けられ、前記空隙を横切ったでででする位置に渡って設けられ、前記空隙を横切ったとでででする位置に渡って設けられ、前記空隙を横切ったとでがある位置に渡って設けられ、前記空隙を横切ったとでがあるができます。 前記ループ開口部を追いた はる 前記ループ部からなり、前記ループ開口部を追い はる できる は できる にもる は できる は

前記リード部および前記ループ部の第1の半周部のスト リップ線路が、請求項1または2記載のストリップ線路) によって構成されていることを特徴とするシールディド ループ型磁界検出器。

【請求項8】 前記内導体を有しない前記第2の半周部における前記二つのグランドの幅方向の両端をヴィアで短絡し、かつ、前記ヴィアを前記グランドのループ周縁に沿って複数設けたことを特徴とする請求項7記載のシールディドループ型磁界検出器。

【請求項9】 前記内導体を有しない第2のループ半周 部における前記二つのグランドパターンの幅方向の中央 において前記二つのグランドをヴィアで短絡し、かつ、 30 前記ヴィアを前記第2のループ半周部に渡って複数設け たことを特徴とする請求項6~8のいずれかに記載のシールディドループ型磁界検出器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ストリップ線路を含む高周波回路に関し、特に、ストリップ線路のシールド性能を強化して周囲電磁ノイズの影響やクロストーク等の電磁的な干渉を抑制する構造、及び該ストリップ線路構造を用いた磁界検出器に関する。

40 [0002]

【従来の技術】高周波回路においては、複数の回路素子及び回路素子間を接続する伝送線路等の相互間で電磁波の干渉が発生して、回路の特性劣化を招く可能性があるため、不要な電磁波を放射しやすい回路や外来電磁波の影響を受けやすい回路に関しては、金属の筐体やプリント回路基板の金属パターンを利用して電磁気的にシールドするなどの対策が種々行われている。

【0003】また、伝送路のシールド性を高めるため に、金属ストリップが表層に露出しているマイクロスト 50 リップ線路を、金属ストリップを内層として上下のグラ

る。

内導体2202が形成され、その内導体の上下に絶縁体を挟んでグランド2203が形成され、トリプレートのストリップ線路2204を構成している。上側のグランドの上及び下側のグランドの下のうちの一方、または両方に基板の強度を高めるために絶縁体を設ける場合もあ

ンド層で挟んでいるトリプレートのストリップ線路に変 更することもある。このトリプレートストリップ線路へ の変更によって、少なくとも実装された回路素子からの 直接の電磁放射や外来電磁波の影響を抑えることがで き、回路全体の特性劣化を抑制することに寄与する。

> 【0011】左端からのびる直線状のストリップ線路が リード部2205であり、右側で直角に曲がって方形に 形成している部分がループ部2206である。ループ部 10 2206の終端2207は、ストリップ線路2204の グランド2203に短絡している。ループ部2206 は、右端に空隙2208を設けており、方形のループ開 口部2209を形成している。

【0004】ただし、トリプレートストリップ線路と言えどもシールド性能は完全ではなく、例えば、同じ層に形成された隣接するストリップ線路相互間のクロストーク等の問題もあり、その場合には、図11に示されているように内導体2001を取り囲むように内導体2001の両側において上下のグランド2002をヴィア2003で電気的に接続し、このヴィアを伝送路方向に複数設けて、隣接するストリップ線路とのアイソレーションを高めるなどの対策が施されることもある。

【0012】また、内導体2202をループ部の第1の 半周部2210に設けており、グランドの空隙2208 を横切った後にヴィア2211を介して第2の半周部2 212におけるグランドの端部と電気的に接続してい る。

【0005】トリプレートストリップ線路は、マイクロストリップ線路に比べ回路素子を実装する場合には不利であるものの、回路素子間が離れていて比較的長い距離を結ばなければならない場合には、このシールド性の高いトリプレートストリップ線路を適用することが有用である。したがって、実装回路の近傍ではマイクロストリップ線路を用い、比較的長い回路間接続の場合にはトリプレートストリップ線路を用いることが有用である。

【0013】以上の構成により、ループ開口部2209 20 を鎖交する磁界によって生じた出力がストリップ線路モードとしてリード部2205の左端に伝搬する。

【0006】また、一つの多層回路基板等で構成された 高周波回路モジュールを、別離している他の多層回路基 板等で構成された高周波回路モジュールに接続する場合 には、互いの送受信端子間に同軸線路などのシールド性 の高い伝送路を用いることが多い。 [0014]

【0007】図12は、同軸線路を、多層回路基板に形成された前述のストリップ線路に接続する最も簡単な方法を示している。

【発明が解決しようとする課題】前述のように、トリプレート型のストリップ線路は、内導体が上下のグランド層で挟まれているため、上下方向ではグランド層によりそのシールド性能が高いが、横方向は解放状態であるためにシールド性能は高くなく、回路素子相互間を接続するストリップ線路として用いた場合でも、その電磁気的にシールドは完全ではない。そのため、ストリップ線路の内導体に対するシールド性能を高めるためには、上下のグランド層を広くすることが従来は有効と考えられて

【0008】多層回路基板2100における内導体2101を二つのグランド2102で挟んだトリプレートストリップ線路2103において、内導体2101をヴィア2104を経由して、最上層2105に設けられた一定の面積を持つパッド2106に導き、そのパッド2106に同軸線路2107の中心導体2108を半田2109等の手段によって電気的に接続している。また、ストリップ線路2103のグランド2102をヴィア2110を経由して、最上層に設けられたパッド2111に導き、そのパッド2111に同軸線路2107の外導体2112を半田2113等の手段によって電気的に接続している。

【0015】また、図11に示されているように、内導体の両側において内導体を取り囲むように上下のグランド間をヴィア接続して、隣接するストリップ線路とのアイソレーションを高めることにより、同じ層に形成された隣接するストリップ線路相互間のクロストーク等の問題をある程度解決することができるが、それでもヴィア近傍での電磁界の乱れが存在する場合には、互いに電磁気的干渉が発生するという問題があり、隣接するストリップ線路とのアイソレーションは必ずしも十分ではなかった。

【0009】また、このようなトリプレートのストリップ線路を用いて構成したシールディドループ型磁界検出器に関する発明が特許出願されている(特願平10-346030号)。上記特許出願明細書に開示されているトリプレートのストリップ線路を用いたシールディドループ型磁界検出器の例を図13に示す。

【0016】また、図12に示されているように、ストリップ線路と同軸線路を接続した場合、同軸線路の中心導体2108が露出しているために、その近傍に搭載された回路素子や配線等から発せられる電磁界の影響を受けやすい。さらに、外部からの作用によって基板の撓みや同軸線路へのストレスがある場合には、半田や金属パターンの剥離等が生じ、電気的な接続状態が劣化すると50 いう問題があった。

【0010】図13において、層数が少なくとも3層以上の多層回路基板2201の露出していない一つの層に

【0017】また、図13に示されているような従来の ストリップ線路構成のシールディドループ型磁界検出器 の右側にPCBを配置し、この磁界検出器によりPCB 配線の近傍磁界を検出する場合、PCB近傍、特に多数 の回路素子が搭載され高密度配線化されたPCB近傍の 電磁界は一様ではなく非常に乱れていることが多いの で、そのような乱れた電磁界中にこの磁界検出器を配置 した場合には、いくらシールディドループ構造であると は言っても目的とする磁界のみを検出することは困難で ある。

【0018】さらに、ストリップ線路の内導体の上下方 向はグランドがあるためシールド性能が高いが、横方向 は解放となっているためシールド性能が低い。そこにP CB近傍のような乱れた電磁界が存在する場合には、目 的とする磁界以外の不要な電磁界を検出してしまい、計 測精度が劣化するという問題があった。

【0019】本発明の目的は、ストリップ線路を含む高 周波回路において、特にストリップ線路のシールド性能 を強化して周囲電磁ノイズの影響やクロストーク等の電 磁的な干渉を抑制することにある。

【0020】本発明の他の目的は、上記シールド性能を 強化したストリップ線路を用いてシールディドループ型 磁界検出器を構成することにある。

[0.0.21]

【課題を解決するための手段】本発明の請求項1乃至2 記載の高周波回路は、多層回路基板に形成されたトリプ レートのストリップ線路が、内導体を挟む二つのグラン ドのパターン幅を内導体のパターン幅よりも広い有限の 幅とし、またグランドの幅方向の両端において二つのグ ランドをヴィア等を介して短絡し、そのヴィアをストリ ップ線路の伝送方向となる長手方向に複数設け、したが ってヴィアを含む断面において一つの内導体がそれを挟 む二つのグランドと両側のヴィアで囲まれて構成されて いることを特徴とする。

【0022】その結果、隣接するストリップ線路とグラ ンド電流が干渉せず、電磁的な干渉も抑制され、シール ド性能が向上する。例えば、従来の多層回路基板で多く 見られたベタの電源やグランドを共振器として発生する 多層回路基板全体に渡って発生する共振現象が抑制でき

【0023】本発明の請求項3記載の高周波回路は、請 求項1記載のトリプレートのストリップ線路を含むスト リップ線路と、同軸線路との電気的な接続に関して、同 軸線路の先端に露出している中心導体を、ストリップ線 路を形成している多層回路基板の最上層にあるストリッ プ線路の内導体に電気的に接続しているヴィアのスルー ホールに挿入して半田付け等によって電気的に接続し、 また同軸線路の先端付近に露出している外導体を、スト リップ線路のグランドに電気的に接続しているパッド等

ことを特徴とする。

【0024】その結果、ストリップ線路と同軸線路の接 続不良を低減することができ、また同軸線路の中心導体 とストリップ線路の内導体を直接接続した状態に近いた め、高周波特性に優れ、広帯域に渡って整合性の高い接 続が達成できる。

【0025】本発明の請求項4記載の高周波回路は、請 求項3記載の高周波回路において、多層回路基板の最上 層に設けたグランドパターンとともに露出している同軸 10 線路の中心導体をシールドする金属筐体を、ストリップ 線路のグランド及び同軸線路の外導体に密着して半田付 け等により電気的に接続し、かつ前記金属筐体を多層基 板の両面からボルトとナットで固定したことを特徴とす

【0026】その結果、露出している同軸線路の中心導 体の周囲が導体で囲まれるためシールド性能が向上す る。また機械的に強固になり、多層回路基板や同軸線路 へのストレスに対しても安定した接続状態を保つことが

20 【0027】本発明の請求項5乃至8記載のシールディ ドループ型磁界検出器は、トリプレートストリップ線路 により構成したシールディドループ型磁界検出器のリー ド部あるいはループ部のストリップ線路を、請求項1の ストリップ線路によって構成したことを特徴とする。

【0028】その結果、ループ部で検出した磁界による 出力がストリップ線路モードとしてリード部に伝搬する 際に、ストリップ線路のシールド性能が向上しているた めに伝搬するモードの漏洩及び周囲ノイズの影響が抑制 される。

【0029】また、複雑な電磁界分布を示す測定対象物 30 に磁界検出部であるループを接近した場合にも、ループ 部のシールド性能が向上しているために、目的とする磁 界以外の不要な電磁界成分の影響を抑制し、信頼性の高 い磁界計測が可能になる。

【0030】本発明の請求項9記載のシールディドルー プ型磁界検出器は、上記のシールディドループ型磁界検 出器において、さらに内導体を有しないループ半周部 に、対向する二つのグランドパターンの幅方向の中央に 前記二つのグランドを電気的に短絡するヴィアを形成 40 し、前記ヴィアを前記ループ半周部に渡って複数設けた

ことを特徴とする。

【0031】その結果、ループ部で検出した磁界による 出力がストリップ線路モードとしてリード部に伝搬する が、ストリップ線路のシールド性能が向上しているため に伝搬するモードの漏洩及び周囲ノイズの影響を抑制す ることに寄与する。また、複雑な電磁界分布を示す測定 対象物に磁界検出部であるループを接近した場合にも、 ループ部のシールド性能が向上しているために、目的と する磁界以外の不要な電磁界成分の影響を抑制し、信頼 の金属パターンに半田付け等によって電気的に接続した 50 性の高い磁界計測が可能になるとともに、さらに、内導

7

体を有しないループ半周部の二つのグランドの幅方向の 両端及び中央をヴィアで接続して短絡することでグラン ドのインピーダンスが低下して信頼性の高い磁界計測が 可能になる。また、測定対象物からの不要な電磁界が二 つのグランドの間に入り込み、不要モードを生じさせて 特性を劣化させることを抑制する。

[0032]

【発明の実施の形態】図1は、本発明の第1の実施の形態を示す高周波回路の分解斜示図である。図1において、層数が少なくとも3層の多層回路基板の露出していない一つの層にストリップ線路の内導体101を形成し、その内導体101の上下に絶縁体を挟んでグランド102を形成して、トリプレートのストリップ線路103を構成している。

【0033】内導体101は、一定の幅を持つ細い金属線あるいは金属膜であり、内導体101の上下に形成される二つのグランド102は、内導体101よりも10倍以下程度の有限の幅を持った金属パターンによって構成されている。この二つのグランド102は同一の幅を有する。しかし、従来の高周波回路のようにプリント回路基板全体、または隣接するストリップ線路104や高周波回路等の伝送路と共有されることはない。

【0034】同様に、隣接するストリップ線路の内導体 105も一定の幅を持つ細い金属線あるいは金属膜であり、内導体105の上下に形成される二つのグランド106は内導体105よりも10倍以下程度の有限の幅を持った金属パターンによって構成され、また、二つのグランド106は同一の幅を有している。

【0035】これによって、隣接するストリップ線路103と104のグランド電流は互いに干渉せず、電磁的な干渉も抑制され、シールド性能が向上する。例えば、従来の多層回路基板で多く見られたベタの電源やグランドを共振器として発生する多層回路基板全体に渡って発生する共振現象が抑制できる。

【0036】このように、ストリップ線路のグランド102を以上述べたような有限の幅にした上で、さらにシールド性能を高めるために、有限な幅を持つふたつのグランドの幅方向の両端部をヴィア107によって電気的に短絡している。このヴィア107はグランド102の幅方向の両端部において、ストリップ線路103の伝送方向である長手方向に複数形成してある。ヴィア107の横方向の位置については、ヴィアの環状部のすべてまたは一部がグランドパターンと導通していればよいが、内導体101を中心として対称の位置に設けることが望ましい。

【0037】ヴィア107の長手方向の位置については、隣り合うヴィア108とのピッチが伝送信号波長の1/6以下であることが望ましい。このように隣接するストリップ線路がアイソレーションを高めるためのヴィアをそれぞれ独立に設けることによって、電磁的干渉が

抑制されてシールド性能が向上する。

【0038】図2は、本発明の第2の実施の形態を示す 高周波回路の分解斜示図であり、本発明の第1実施の形 態におけるストリップ線路と、同軸線路との接続構造に 関するものである。

8

【0039】図2において、層数が少なくとも3層以上の多層回路基板200の露出していない一つの層に内導体201を形成し、その内導体201の上下に絶縁体を挟んでグランド202を形成し、トリプレートのストリップ線路203を構成している。

【0040】内層にある内導体201の長手方向の一端をヴィア204で経由して、最上層205に導き、その最上層205に形成しているパッド206に電気的に接続している。同様に、ストリップ線路203の下側のグランド207の長手方向の一端をヴィア208で経由して、上側のグランド209、つまり最上層205に導いて二つのグランドを電気的に接続している。さらに、内導体201のシールド性能を高めるために、内導体201のヴィア204を囲むように複数のヴィア208を設20けている。

【0041】一方、同軸線路210は、長手方向の先端において中心導体211のみを残して外導体及び絶縁体を適当な長さだけ削除している。同軸線路210としては、例えばセミリジッド同軸ケーブルを使用している。この同軸線路210を多層回路基板の最上層205に平行に置いている。同軸線路210の中心導体211の先端を丸みを持って曲げて、ストリップ線路の内導体201と導通するために設けたヴィア204のスルーホールに挿入し、半田付け212等の手段によってパッド206に電気的に接続している。

【0042】なお、この場合、半田212をスルーホールに流し込むようにするとより良い電気的接続が得られる。また、同軸線路210の外導体213は、半田付け214等の手段によって多層回路基板の最上層におけるグランドに電気的に接続される。これによって接続不良を減少させることができ、また同軸線路210の中心導体211とストリップ線路の内導体201を直接接続した状態に近いため、高周波特性に優れ、広帯域に渡って整合性の高い接続が達成できる。

0 【0043】図3は、本発明の第3の実施の形態を示す 高周波回路の分解斜示図であり、本発明の第1実施の形態におけるストリップ線路と、同軸線路との接続構造に 関するものである。

【0044】この実施の形態では、層数が4層以上の多層回路基板300の露出していない一つの層に内導体301を形成し、その内導体301の上下に絶縁体を挟んでグランド302を形成することにより、トリプレートのストリップ線路303を構成している。

【0045】内層にある内導体301の長手方向の一端 50 をヴィア304で経由して、最上層305に導き、その 最上層305に形成しているパッド306に接続している。同様に、内層にあるグランド302の長手方向の一端をヴィア307で経由して、最上層305に導き、その最上層305に形成しているパッド308に接続している。さらに、内導体301のシールドを高めるために、内導体301のヴィア304を囲むように複数のヴィア307を設けている。

9

【0046】この実施の形態は、多層回路基板の最上層 305とストリップ線路における上側のグランド309 を形成している層が同一の層ではなく、それらの間に別 10 の層がある場合である。一方、同軸線路310は長手方向の一端において、中心導体311のみを残して外導体 及び絶縁体を適当な長さだけ削除している。同軸線路310としては、例えばセミリジッド同軸ケーブルを使用している。この同軸線路310を、多層回路基板の最上層305に平行に置いている。

【0047】同軸線路310の一端の中心導体311を 丸みを持って曲げて、ストリップ線路の内導体301と 導通するために設けたヴィア304に挿入し、半田付け 312等の手段によってパッド306に電気的に接続し 20 ている。なお、この場合に半田312をスルーホールに 流し込むようにするとより良い電気的接続が得られる。 また、同軸線路310の外導体313は、半田付け31 4等の手段によって多層回路基板の最上層305におけるグランド用のパッド308に電気的に接続している。 【0048】図4は、本発明の第4の実施の形態を示す 高周波回路の分解斜示図であり、本発明の第2実施の形態において、露出している同軸線路の中心導体のシール ド強化を図ったものである。

【0049】この実施の形態では、第2の実施の形態に 30 おけるストリップ線路と同軸線路の接続構造において、さらにシールド性能を高めるために、半田接続可能な金属筐体または半田接続可能な金属でメッキ等の表面被膜を有する筐体(以下、金属筐体と称す)401でストリップ線路と同軸線路の接続部を覆っている。金属筐体401としては、例えば銅製の筐体が用いられる。

【0050】ストリップ線路402が形成された多層回路基板403と同軸線路404の接続部を、角形に加工された金属筐体401で覆い、同軸線路404を押さえつけるようにして同軸線路404の両側の少なくとも2カ所をボルト405とナット406で多層回路基板403に固定する。金属筐体401と多層回路基板403のパッド407の接触面は平行になっており、良好な密着性を持っている。

【0051】さらに、金属筐体401は半田408付け等の手段によって、中心導体409を取り囲むようにパッド407に電気的に接続してもよい。金属筐体401は同軸線路404に電気的に接触するようなサイズ及び構造であり、半田付け等の手段によって両者を電気的に接続することが増まれた。図4では全属管体401が角

形となっているが、同軸線路404との密着性を高める ために円弧型にできればさらにシールド性能は向上する。

【0052】図5は、本発明の第5の実施の形態を示す 高周波回路の分解斜示図であり、本発明の第3実施の形態において、露出している同軸線路の中心導体のシール ド強化を図ったものであって、基本的構成は、上記第4 の実施の形態と同様である。

【0053】ストリップ線路502が形成された多層回路基板503と同軸線路504の接続部を、金属筐体501で覆い、同軸線路504を押さえつけるようにして同軸線路504の両側の少なくとも2カ所をボルト505とナット506で多層回路基板503に固定する。金属筐体501と多層回路基板503のパッド507の接触面は平行になっており、良好な密着性を持っている。【0054】金属筐体501は半田付け508等のようにパッド507に電気的に接続してもよい。また、金属筐体501は同軸線路504に電気的に接触するようなサイズ及び構造であり、半田付け等の手段によって両者を電気的に接続することが望ましい。図では金属筐体501が角形となっているが、同軸線路との密着性を高めるために円弧型にできればさらにシールド性能は向上する。

【0055】図6は、本発明の第6の実施の形態を示すシールディドループ型磁界センサの分解斜示図であり、本発明の第1の実施の形態によるストリップ線路構造を採用することにより、シールド性能の向上を図ったものである。

【0056】図6において、層数が少なくとも3層以上の多層回路基板601の露出していない一つの層に内導体602が形成され、その内導体の上下に絶縁体を挟んでグランド603が形成されて、トリプレートのストリップ線路604を構成している。上側のグランドの上及び下側のグランドの下のうちの一方、または両方に基板の強度を高めるために絶縁体を設ける場合もある。

【0057】左端からのびる直線状のストリップ線路がリード部605であり、右側で直角に曲がって方形に形成している部分がループ部606である。ループ部606の終端607はストリップ線路604のグランド603に短絡している。リード部605の二つのグランド603は、その幅方向の両端でヴィア608を介して短絡しており、このヴィア608は、リード部605の長手方向に沿って複数設けられている。

【0058】ループ部606は、右端に空隙609が設けられた方形のループ開口部610を形成している。また内導体602は、ループ部606の第1の半周部611に設けられており、グランド603の空隙609を横切った後にヴィア612を介して第2の半周部613におけるグランドの端部と電気的に接続している。

接続することが望ましい。図4では金属筺体401が角 50 【0059】以上の構成により、ループ開口部610を

鎖交する磁界によって生じた出力はストリップ線路モー ドとしてリード部605を経由して左端に伝搬するが、 本実施の形態によれば、リード部605からのストリッ プ線路モードの漏洩、及びリード部605から侵入する 周囲ノイズの影響が抑制され、信頼性の高い磁界計測が 可能となる。

【0060】図7は、本発明の第7の実施の形態を示す シールディドループ型磁界センサの分解斜示図であり、 本発明の第1の実施の形態によるストリップ線路構造を リード部及びループ部の第1の半周部にまで延長して適 10 用することにより、シールド性能のより一層の向上を図 ったものである。

【0061】図7において、層数が少なくとも3層以上 の多層回路基板701の露出していない一つの層に内導 体702が形成され、その内導体の上下に絶縁体を挟ん でグランド703が形成され、トリプレートのストリッ プ線路704を構成している。上側のグランドの上及び 下側のグランドの下のうちの一方、または両方に基板の 強度を高めるために絶縁体を設ける場合もある。

【0062】左端からのびる直線状のストリップ線路が リード部705であり、右側で直角に曲がって方形に形 成している部分がループ部706である。ループ部70 6の終端707はストリップ線路704のグランド70 3に短絡している。リード部705及びループ部706 の第1の半周部708を構成しているストリップ線路の 二つのグランド703は、その幅方向の両端でヴィア7 09を介して短絡しており、そのヴィア709を長手方 向に沿って複数設けている。

【0063】ループ部706は右端に空隙710を設け ており、方形のループ開口部711を形成している。ま た内導体702をループ部の第1の半周部708に設け ており、グランドの空隙710を横切った後にヴィア7 12を介して第2の半周部713におけるグランドの端 部と電気的に接続している。以上の構成により、ループ 開口部710を鎖交する磁界によって生じた出力はスト リップ線路モードとしてリード部705を経由して左端 に伝搬する。

【0064】本実施の形態によれば、ループ部の第1の 半周部708及びリード部705からのストリップ線路 モードの漏洩、あるいはループ部の第1の半周部708 及びリード部705から侵入する周囲ノイズの影響が抑 制され、より信頼性の高い磁界計測が可能となる。

【0065】図8は、本発明の第8の実施の形態を示す シールディドループ型磁界センサの分解斜示図であり、 本発明の第1の実施の形態によるストリップ線路構造 を、リード部及びループ部の第1の半周部にまで延長し て適用するとともに、ループ部の第2の半周部にも適用 することにより、シールド性能のより一層の向上を図っ たものである。

の多層回路基板801の露出していない一つの層に内導 体802が形成され、その内導体の上下に絶縁体を挟ん でグランド803が形成され、トリプレートのストリッ プ線路804を構成している。上側のグランドの上及び 下側のグランドの下のうちの一方、または両方に基板の 強度を高めるために絶縁体を設ける場合もある。

【0067】左端からのびる直線状のストリップ線路が リード部805であり、右側で直角に曲がって方形に形 成している部分がループ部806である。ループ部80 6の終端807はストリップ線路804のグランド80 3に短絡している。リード部805及びループ部806 の第1の半周部808を構成しているストリップ線路の 二つのグランド803は、その幅方向の両端でヴィア8 09を介して短絡しており、そのヴィア809を長手方 向に沿って複数設けている。

【0068】また、ループ部806の第2の半周部81 0の二つのグランドにおける幅方向の両端もヴィア81 1を介して短絡している。ループ部806は右端に空隙 812を設けており、方形のループ開口部813を形成 している。また内導体802をループ部806の第1の 半周部808に設けており、グランドの空隙812を横 切った後にヴィア814を介して第2の半周部810に おけるグランドの端部と電気的に接続している。以上の 構成により、ループ開口部813を鎖交する磁界によっ て生じた出力がストリップ線路モードとして左端に伝搬

【0069】本実施の形態によれば、ストリップ線路か らのストリップ線路モードの漏洩、及びストリップ線路 から侵入する周囲ノイズの影響が抑制され、より信頼性 30 の高い磁界計測が可能となる。また、例えば磁界検出器 の右側に複雑な放射電磁界を有する磁界発生源があり、 磁界検出器が磁界発生源に接近した場合には、不要な電 磁界の影響を抑えて目的とする磁界成分のみを検出する ことができ、信頼性の高い磁界計測が可能となる。

【0070】さらに、本実施の形態によれば、内導体を 有しない第2のループ半周部810の両端でヴィア81 1を介して二つのグランドが短絡されているので、グラ ンドのインピーダンスが低くなって安定した磁界計測が できる。また不要な電磁界が二つのグランドの間に入り 40 込み、不要なモードが生じることによる特性の劣化を抑 制することができる。

【0071】図9は、本発明の第9の実施の形態を示す シールディドループ型磁界センサの分解斜示図であり、 本発明の第1の実施の形態によるストリップ線路構造 を、リード部とループ部の第1及び第2の半周部を含め て適用することにより、シールド性能のより一層の向上 を図ったものである。

【0072】図9において、層数が少なくとも3層以上 の多層回路基板901の露出していない一つの層に内導 【0066】図8において、層数が少なくとも3層以上 50 体902が形成され、その内導体の上下に絶縁体を挟ん

でグランド903が形成され、トリプレートのストリッ プ線路904を構成している。上側のグランドの上及び 下側のグランドの下のうちの一方、または両方に基板の 強度を高めるために絶縁体を設ける場合もある。左端か ちのびる直線状のストリップ線路がリード部905であ り、右側で直角に曲がって方形に形成している部分がル

ープ部906である。

13

【0073】ループ部906の終端907はストリップ 線路904のグランド903に短絡している。リード部 905の二つのグランド903は、その幅方向の両端で 10 ヴィア908を介して短絡しており、そのヴィア908 を長手方向に複数設けている。また、ループ部906の 第1の半周部909及び第2の半周部910の二つのグ ランドにおける幅方向の両端もヴィア911を介して短 絡している。

【0074】ループ部906は右端に空隙912を設け ており、方形のループ開口部913を形成している。ま た内導体902をループ部の第1の半周部909に設け ており、グランドの空隙912を横切った後にヴィア9 14を介して第2の半周部910におけるグランドの端 20 方向に複数設けている。 部と電気的に接続している。以上の構成により、ループ 開口部913を鎖交する磁界によって生じた出力がスト リップ線路モードとして左端に伝搬する。

【0075】本実施の形態によれば、ストリップ線路か らのストリップ線路モードの漏洩、及びストリップ線路 から侵入する周囲ノイズの影響が抑制され、信頼性の高 い磁界計測が可能となる。また、例えば磁界検出器の右 側に複雑な放射電磁界を有する磁界発生源があり、磁界 検出器が磁界発生源に接近した場合には、不要な電磁界 の影響を抑えて目的とする磁界成分のみを検出すること 30 ができ、信頼性の高い磁界計測が可能となる。

【0076】さらに、内導体を有しない第2のループ半 周部910の両端でヴィア911を介して二つのグラン ドを短絡することで、グランドのインピーダンスが低く なって安定した磁界計測ができる。また不要な電磁界が 二つのグランドの間に入り込み、不要なモードを生じさ せて特性を劣化させることを抑制する。

【0077】図10は、本発明の第10の実施の形態を 示すシールディドループ型磁界センサの分解斜示図であ 造を、リード部とループ部の第1及び第2の半周部を含 めて適用するとともに、内導体を有しないループ部の第 2の半周部の幅方向の中央もヴィアを介して短絡するこ とにより、シールド性能のより一層の向上を図ったもの である。なお、この構造は第6~第9の実施の形態に適 用可能であるが、ここでは、第9の実施の形態に適用し た場合について説明する。

【0078】図10において、層数が少なくとも3層以 上の多層回路基板1001の露出していない一つの層に 内導体1002が形成され、その内導体の上下に絶縁体 50 ノイズの影響を抑制することができる。

を挟んでグランド1003が形成され、トリプレートの ストリップ線路1004を構成している。上側のグラン ドの上及び下側のグランドの下のうちの一方、または両 方に基板の強度を高めるために絶縁体を設ける場合もあ

【0079】左端からのびる直線状のストリップ線路が リード部1005であり、右側で直角に曲がって方形に 形成している部分がループ部1006である。ループ部 1006の終端1007はストリップ線路1004のグ ランド1003に短絡している。リード部1006の二 つのグランド1003は、その幅方向の両端でヴィア1 008を介して短絡しており、そのヴィア1008を長 手方向に複数設けている。

【0080】また、ループ部の第1の半周部1009及 び第2の半周部1010の二つのグランドにおける幅方 向の両端もヴィア1011を介して短絡し、長手方向に 複数設けている。さらに、内導体を有しないループ部1 006の第2の半周部1010の二つのグランドにおけ る幅方向の中央もヴィア1012を介して短絡し、長手

【0081】ループ部1006は、右端に空隙1013 を設けており、方形のループ開口部1014を形成して いる。また内導体1002をループ部1006の第1の 半周部1009に設けており、グランドの空隙1013 を横切った後にヴィア1015を介して第2の半周部1 010におけるグランドの端部と電気的に接続してい る。以上の構成により、ループ開口部1014を鎖交す る磁界によって生じた出力がストリップ線路モードとし て左端に伝搬する。

【0082】本実施の形態によれば、ストリップ線路か らのストリップ線路モードの漏洩、及びストリップ線路 から侵入する周囲ノイズの影響が抑制され、信頼性の高 い磁界計測が可能となる。また、例えば磁界検出器の右 側に複雑な放射電磁界を有する磁界発生源があり、磁界 検出器が磁界発生源に接近した場合には、不要な電磁界 の影響を抑えて目的とする磁界成分のみを検出すること ができ、信頼性の高い磁界計測が可能となる。

【0083】さらに、内導体を有しない第2のループ半 周部1010の両端及び中央でヴィア1011、101 り、本発明の第1の実施の形態によるストリップ線路構 40 2を介して二つのグランドを短絡することで、グランド のインピーダンスが低くなって安定した磁界計測ができ る。また不要な電磁界が二つのグランドの間に入り込 み、不要なモードが生じることによる特性の劣化を抑制 することができる。

[0084]

【発明の効果】本発明によれば、トリプレートのストリ ップ線路におけるシールド性能を高めることができ、ス トリップ線路と隣接する回路素子または他のストリップ 線路との相互間に生じる電磁的干渉、および周囲の電磁

16

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を示す分解斜示図である。

15

【図2】本発明の第2の実施の形態を示す分解斜示図である。

【図3】本発明の第3の実施の形態を示す分解斜示図である。

【図4】本発明の第4の実施の形態を示す分解斜示図である。

【図5】本発明の第5の実施の形態を示す分解斜示図で ある。

【図6】本発明の第6の実施の形態を示す分解斜示図である。

【図7】本発明の第7の実施の形態を示す分解斜示図である。

【図8】本発明の第8の実施の形態を示す分解斜示図である。

【図9】本発明の第9の実施の形態を示す分解斜示図で ある。

【図10】本発明の第10の実施の形態を示す分解斜示 図である。

【図11】従来例を示す分解斜示図である。

【図12】従来例を示す分解斜示図である。

【図13】従来例を示す分解斜示図である。

【符号の説明】

101, 201, 301, 602, 702, 802, 902, 1002, 2001, 2101, 2202 内導体

102, 202, 302, 603, 703, 803; 9 03, 1003, 2002, 2102, 2203 グラ ンド

103, 203, 303, 402, 502, 604, 7 04, 804, 904, 1004, 2103, 2204 ストリップ線路

104 隣接線路

105 隣接線路の内導体

106 隣接線路のグランド

 $1\ 0\ 7,\ 2\ 0\ 4,\ 2\ 0\ 8,\ 3\ 0\ 4,\ 3\ 0\ 7,\ 6\ 0\ 8,\ 6$

 $1\ 2,\ 7\ 0\ 8,\ 7\ 1\ 2,\ 8\ 0\ 9,\ 8\ 1\ 1,\ 8\ 1\ 1,\ 8\ 1$

4. 908, 911, 914, 1008, 1011, 1

012, 1015, 2003, 2104, 2110, 2

209 ヴィア108 隣接するヴィア

205, 305, 2105 最上層

206, 209, 306, 308, 407, 507, 2

10 106, 2111 パッド

207 下側のグランド

210, 310, 404, 504, 2107 同軸線路

211, 311, 409, 509, 2108 中心導体

212, 214, 312, 314, 408, 508, 2

109, 2113 半田

213.313.2112 外導体

309 上側のグランド

401,501 金属筐体

403, 503, 601, 701, 801, 901, 1

20 001, 2201 多層回路基板

405.505 ボルト

406.506 ナット

605, 705, 805, 905, 1005 リード部

606, 706, 806, 906, 1006 ループ部

607, 707, 807, 907, 1007 終端

609, 709, 812, 912, 1013, 2206 空隙


610, 710, 813, 913, 1014, 2207 ループ開口部

30 611, 711, 808, 909, 1009, 2208 第1のループ半周部


613, 713, 810, 910, 1010 第2のループ半周部

2205 直線状線路


【図1】




[図3]




【図2】




【図5】




【図11】




【図4】




【図6】




【図7】




[図8]




[図9]



【図10】



[図12]



【図13】

